This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

⑩ 日本国特許庁(JP)

① 特許出額公開

⑩ 公 開 特 許 公 報 (A) 昭63-64178

@Int_Cl_4

識別記号

庁内整理番号

43公開 昭和63年(1988) 3月22日

G 06 F 1

15/66 15/16

370

8419-5B T-2116-5B

審査請求 有 発明の数 1 (全26頁)

②特 願 昭62-132016

@出 願 昭62(1987)5月29日

⑫発 明 者 ハングウェン・リ アメリカ合衆国ニユーヨーク州プレザントビル、ディアフ

イールド・レーン・サウス60番地

①出 顋 人 インターナショナル・ アメリカ合衆国10504、ニューョーク州 アーモンク (番

ビジネス・マシーン 地なし)

ズ・コーポレーション

90代 理 人 弁理士 岡田 次生 外1名

明 和 丑

1. 発明の名称 画像処理システム

2. 特許請求の範囲

- (1) システム全体を制御するホストコンピュータ と複数の基本演算器のアレイとを備え、前記基本 演算器は、
 - (a) メモリと、
 - (b) 前記メモリに接続されたALUと、
 - (c) 内部短絡経路及び他の基本演算器との間の 外部連結の形成を前記ホストコンピュータか ら与えられる連結制御パターンに従って制御 する連結制御機構と、

を有することを特徴とする画像処理システム。

(2) 特許請求の範囲第(1)項記載の画像処理システムにおいて、前記ホストコンピュータから与えられる連結制御パターンは前記連結制御機構に備えられた複数のパターンレジスタ内に順次保持されるとともに、連結制御機構に備えられたパターン選択レジスタにより連結制御パターンの切換え

が直ちに行なわれるよう構成されていることを特 数とする両僚処理システム。

3. 発明の詳細な説明

以下の順序で本発明を説明する。

A. 産業上の利用分野

B. 従来技術

C.解決しようとする問題点

D. 問題点を解決するための手段

E. 実施例

E1. 実施例のハードウェア構成

E 2. 多形網構造

E3. 制御アルゴリズム

E4.アプリケーション

E 5 . 結論

Λ. 産業上の利用分野

本発明は、基本演算器 (プロセッシング・エレメント: PE) のネットワーク (アレイ) から成るアレイプロセッサを備えた画像処理装置 (並列計算機でもある。) に係り、更に詳しくは、各基本演算器が他の基本演算器とどのように連結する

かを制御する連結制御機構を窺えることによりネットワークの構造がプログラムに従って選択できるような画像処理装置に関する。

B. 從来技術

以下に示す刊行文非及び米国特許が技術技術の 代表的なものである。

- (1) Sternbergの"生物医学的画像処理
 (Biomedical image processing)"Computer、
 Jan. 1983、には、近隣のディジタル画像データ
 をくり返し処理していくための、各セルが近接の
 セルに連結されて成るセルアレイが示されている。
 曲がりくねったシフトレジスタが3×3の近傍セルへの入力を可能にしている。
- (2) Turney等の"部分的に重った個所の認識 (Recogning Partially Occluded Parts" IEEE Transactions on Pattern Analysis and Machine Intelligence、July、1985、pp. 410-42 1には、テンプレートの一致に重点を置きながら、ホフ変換を行う額々の技法が示されている。

Mancleville、及びM. A. Lavinの"多形画像変換計算機、近傍プロセッサのパイプラインの再構成アーキテクチャ(MITE: Morphic Image
Transform Engine、An Architecture for
Reconfigurable Pipelines of Neighborhood
Processors" IBM RC 11438、Oct. 10、1985には、オペレータ制御下でバス接続を通じてPEとPEとが種々の相互接続を行うようなPEの再構成可能なネットワークが示されている。

- (7) A. J. Kessler及びJ. H. Patelの"障害に対して冗長性を有する再構成可能な並列パイプライン (Reconfigurable Parallel Pipelines for Fault To lerance)"、IEEE、CH1813-15/82/0000/0118、1982には科構成可能なパイプライン接続が示されている。
- (8) S. R. Sternbergの"画像処理用並列アーキテクチャ (Parallel Architecture for Image Processing)"、IEEE、CH1515-G/79/0000-0712、1979には完全接続されたPEネットワークが示されている。

- (3) Nudge等の"画像データの並列処理における 特徴依存アルゴリズムの効率 (Efficiency of Feature Dependent Algorithms for the Parallel Processing of Images) 『IEEE 0190-3 918/83/0000/0369 1983、369-373には、基本演算 器が連絡ネットワークを通じて連絡するような重 多プロセッサの利点について示されている。著作 は特徴依存アルゴリズムと特徴非依存アルゴリズ ムとの相違について研究している。
- (4) Sternberg等の"工業的多形性(Industrial Morphology)"には、単一システム内における画 像処理とパターン認識の結合を示している。
- (5) D. E. Shavの "NO-VONスーパーコンピュータ (The NON-VON Supercomputer)"内部レポート、Columbia University、Aug. 1982には各基本演算器がI/Oスイッチを備え、個々の基本演算器を活動化、非活動化させるフラグレジスタを有するような大型並列処理システムが示されている。
- (6) M. J. Kimmel, R. S. Jaffe, J. R.
- (9) T. N. Mudge、E. J. Delp、L. J. Siegel、及びH. J. Siegelの"マルチマイクロプロセッサシステムを用いた画像データのコード化(Image Coding Using the Multimicroprocessor System PASM)"IEEE、82CH1761-6/82/0000/0200、1982、には相互接続ネットワークにより相互接続されたPEが示されている。
- (10) S. R. Sternbergの"並列画像処理用の言語 及びアーキテクチャ(Language and Architecture for Parallel Image Processing)"、 Recognition in Practice、North-Holland Publishing Co., 1980には複雑なPEネットワー ク及び動作説明が示されている。
- (11) 米国特許第4 1 7 4 5 1 4 号 (1979年 1 1 月 1 3 日) には、2 つの隣接する画像スライスの重なり合う領域の画像データへの中間アクセスのための互いに相互接続された隣接する P E より成るフレイプロセッサが示されている。
- (12) 米国特許第4215401号(1980年 7月29日) 「細胞型ディジタルアレイプロセッ

サ」には、直交2輌に沿って周りの4つのPE (細胞)と連結するPEより成るアレイプロセッ ・サが示されている。

(13) 米国特許第4380046号(1983年4月12日)「大型並列処理計算機」には、隣接するPEのPレジスタからPレジスタあるいは機方向に沿ってデータピットを空間的にシフト(スライド)させるような画像処理装置が示されている。各PEは算術論理循環ユニット(ALRU)、I/Oユニット、及びローカルメモリユニット(LMU)を有している。ALRUは、バイナリーカウンタグサブユニット(Pレジスタ)、及びマスクサブコニット(Gレジスタ)、及びマスクサブコニット(Gレジスタ)という3つのサブコニット構成されている。

(14) 米国特許第4398176号(1983年 8月9日) 「データ/命令共通バスを有するデータ分析装置」には、バス上の情報がデータとして 用いられるべきか命令として用いられるべきかを

例えば、N×Nの網目構造が面像処理でのローカルオペレーション(特殊な操作)に適していても、グローバルオペレーション(一般的な操作)には不適である。N×Nの網目構造では最小値計算(MINIMUM)にNサイクルを要するが、ツリー構造であればlogNサイクルで済む。だが、ツリー構造の場合には、近傍の基本演算器との接続が不足しているため、画像処理用のローカルオペレーションには不適なのである。

制御する外部共通制御ラインに各PEが接続されている画像処理アレイが示されている。

(15) 米国特許第4601055号 (1986年7月15日) 「画像処理装置」には、像の1つ1つに対応した低レベルの画像処理装置をピクセル毎に正逆方向に1つづつ変換する装置が示されている。

提来技術によれば、パイプライン型やその他の型内でのPEの固定的な構成については示されている。 従来技術によれば、スイッチンククを再構成によれている。 しかしないることについる。 はいるのいながら、 はないのができ、 ができ、 を行う 技術についる。 はいているのいながらに、 多形網はプログラムにより再構成の示唆もない。 多形網はプログラムにより再構成とすることができる。

セル構造オートマトンは画像処理、画像認識等 に非常に有用であることが認められている。しか

基本没算器の相互接続構造がアルゴリズムに不 適なときには計算効率も低いが、その上に、複雑なときには計算がある。 が固定的なときには、基本演算器の相互接続は 説が生じる。これは、基本演算器の相互接続は 説がデータの流れに対する制約を決定すの流れに対する。 がられば、組状構造では、データの流れなない かられたが流れる。このように、固定を がでは、低機でする。このように、固定を がっては、をすが特別の適用性を有 いいるが、適用範囲自体は狭いものである。

固定的な相互接続パターンの欠点は、調像処理及び中間レベルの処理(画像情報を記号情報に変換する処理)を同時に効率良く実行することができないということである。このような欠点は、セルオートマトンであるコンピュータビジョンにとって特に重大であり、そこでは画像処理と中間処理とが不可欠部分である。この欠点は入出の関係に出力である。というのは、画像処理のために出力である。というのは、画像処理のために出力である。というのは、画像処理のために出力を複額の更なる中間処理のために出力

しなければならないからである。

C.解決しようとする問題点

本発明の目的は、プロセッサアレイ中の基本浪算器 (プロセッサエレメント: PE) の各々をプログラム制御により高速に連結し、PEを、全方向(多方向) 連結の場合に要求されるようなコスト高を招くことなく、効率良く組み合せることである。

他の目的は、 PEの再組み合せを、 時に応じて、 再組み合せの必要性を検知したコンピュータの制 御下により、 及び、 再組み合せの必要性を予見し たオペレータの操作により、 実行することである。

更に他の目的は、外部メモリデータをPEに接続することにより、必要なハードウェアを軽減するとともに操作の柔軟性を向上させることである。
D、問題点を解決するための手段

本発明の特徴は多形(変形)網日型の基本演算器(PE)を用いることである。各PEは、メモリを備えたALUにより処理能力を備え、地理的な接続即ち論理的な接続関係をプログラム制御す

る一連の問題を解決できる。

他の特徴はPE内にフラグレジスタを有することであり、フラグレジスタは再構成操作のような条件付操作のために用いられる。

他の特徴は複数ピットパターンレジスタを所定 数有することであり、所定数のソフトウェアパターン クセスすることによりのアンアパターの 状でき、各パターンは多形網目により実現である。 これらのパターンにはバス構造、幾つかパターンにはが含まれ、各複数の リー、キューブ、ピラミッドが含まれ、各複数の ンは関連する計算のタイプに適しており、のの がターンレジスタのうちの選択された1つの応答してクロスパースイッチにより選択さればる。

本発明の利点は比較的安価でありながらスループットスピードが高いということであり、これは PE内のプログラム制御される連結能力によるも のであり、こうして、物理的にも電気的にもプロ セッサアレイの適正化がなされる。

他の利点は中間レベル処理の結果がプログラム

る能力を増えている。

他の特徴はPEがプログラム制御下で短絡能力を有することである。この短絡能力により、送り元のPEと遠く離れた送り先のPEとの間の一逃の中間に存在するPEは単に導電線としてのみの役割を果すだけとなり遅延サイクルを生じさせることがない。

他の特徴は多形網目ネットワーク構造を有すの外にこのネットワーク構造は各PEの外部の内部ネットワーク構造は各PEの内部の内部ネットワークであり、ソフトウウスの組み合せネットワークであり、ソフトトトトリークであり、ソフトトトリークであり、ションに用いることが可能となる。

画像処理に関連しては、多形網目構造により、 中間レベル処理(画像データの記号データへの変 換処理)が効率良く実行され、入出力問題に関す

と結合して効率良く適正な再構成化に役立つこと である。即ち、中間データは適正な再組み合せ機 能を呼び出すために用いられる。

他の利点は構造が簡単で小さな面積上に構築でき、非常に多数の相互連結されたPEを少ない数のチップで構成できるという事である。

E. 実施例

E1. 実施例のハードウェア構成

第1回はM×Mのアレイ1を有する画像処理を ステムを示し、アレイ1を構成する多形期目結本 演算器(PE) 2 はホストコンピュータ3に結り 制御されるようになっている。各PE2は結子と を連結子は降りの連結子と直外とSW(ようの連結子と 直が付されている。これら連結子NESW(Wのようが付されている。これら連結子NESWに対している。 されている。これら連結子NESWに対している。 は隣接するPE(4つ存在する。)に対してグラング制御とハウスキーピング制御はホストコシピュータ3により行う。

特開昭63-64178(5)

第1回にはPE2の一層詳しい内部構成も示されている。PE2は、ALU6、メモリ(MEM)
7、連結子制御機構(CCM)8、及び4つの連結子N、E、S、Wを有し、これらの全体的なプログラミング制御とハウスキーピング制御はバス9を介してホストコンピュータ3が行うようになっている。

4つの連結子NESWを有するPE2は直交座 標上に配されており、この簡単な網目構造は画像 処理において有利である。また、この簡単な網目 構造はVLSI上に形成する上でも有利である。

直交座標上にないPE2同士は直接的には配線で結ばれていない。対角線上のPE2同士の連結や遠く離れたPE2同士の連結は配線上図ましくないものであり、製造上の困難を伴う。多数配線の束は(都電)容量と(信号経路)長さとを有し、そのために固有の信号遅延をもたらす。

一実施例では、直交座標上にない関係のPE2 同士は、それらの間に介在する直交座標上のPE 2を介して、各々のCCM8の働きの下で、互い

ためのものであり、実際の内部ハードウェアを示 そうとするものではない。CCM8の重要な機能 は、パターンレジスタ内のピット値の制御下でX 方向の機棒の連結子NESWのどれかをY方向の 横棒の遮結子NESWのどれかに連結させるとい うスイッチングネットワークとしての機能である。 図示の例では、2つのパターンレジスタ21、2 2が選択的に用いられ、その選択はパターン選択 レジスタ23の制御下で行なわれている。この例 では、たとえ全てを連結させることが実際には可 能であっても、4×4のマトリックス内の全ての 交点を連結させることが必要なわけではない。マ トリックス10はY輪方向に沿った複数の入力線 11を有し、これらは X 軸方向の溥線 S 1 2 に接 続している。図示のように、N連結子13は、連 精用粒子部品14、15及び交線16を介して、 E連結子17に連結されるよう設定されている。 他のS逃結子27、W連結子28、N連結子29 への連結が交代的に或いは同時的に行なわれても よい。制御は16ビットのパターンレジスタ21、 に接続される。CCM8が制御する連結子のパターンは、入力側(送り先側)PEと出力側(送りた側)PEと出力側でなりになりに対対になって、では、PEの連結経路はチェスの対方向に沿って、では、ないは、チェスのようにはからないがあり、チェスのどショップ(特別の角に和さなであり、チェスのどショップ(特別の角にではなって、のように対角線方向に延びを生物である。)のように対角線方向に通びを生ずる。複雑なく多数のPEできるし、信号遅延を関係のPE間をつなぐ経路が設定され得る。

簡単な直交座標に沿った連結状態に代えて、対 角線上のPE2相互を直接的に連結してもよいが、 極めて遠く離れたPE2相互を直接的に連結する ことは、そのような連結状態は簡単な直交座標上 の或いは対角線上のPE2の組み合せをプログラ ム制御しても遠成されることであり、好ましいも のではない。

第2回は第1回中のCCM8の動作を説明する

2 2 により行なわれる。連結線 2 4 、 2 5 、 及び 2 6 への連結も可能である。 交線スイッチ 1 0 は パターンレジスタ 2 1 および 2 2 のうちの 選択された方のレジスタ内のビット値により 制御されて 1 6 個の交点の 1 つ又は複数を連結させる。

各PE 2 はパターンレジスタ 2 1、 2 2 の一方のピットパターンに指示されて隣接する 1 つ又は複数の PE 2 と連結する。パターンレジスタ 2 1、 2 2 を切換えることにより連結関係の変更が直ちに行なわれる。説明上、パターンレジスタ 2 1、 2 2 は標準的若しくは変形的なパターンレジスタであり、パターン選択レジスタ 2 3 は 0 か 1 かの2 傾レジスタであるとする。

第3図は第1図のCCM8の内部の機能プロックを示し、これらの機構プロックが第2図に関連して説明したところの動作を実行する。簡単な論理連結機構30はAND、OR、XOR(排他的OR)、及びANDALLB1T機能を行する。他の機構でもよいが、複雑なものであればコスト高を招く。論理連結機構30は、第1フラグ(F

1) 31及び第2フラグ(F2)32内のフラグ入力を受信する。これらフラグ入力は機構30による制御を変更させる。シフトレジスタマスク(SRM)33は真出力(SRM)34及び相補出力(SRM)35を出力し、これらの出力信号は、機構30を制御するXレジスタ用シフトレジスタ(SRX)37及びYレジスタ用シフトレジスタ(SRX)39のピット値を選択するために用いられる。

スレジスタ36及びシフトレジスタス (SRX) 37は X方向の 隣接する PE 2 への論理的、従って 幾何的な連結状態を制御する。 Y レジスタ38 及びシフトレジスタ Y (SRY) 39は Y 方向の論理的即ち幾何的な連結状態を制御する。通常、 X レジスタ36及び Y レジスタ38には、 画像処理システム内での PE 2 の直交座標の値が入っている。シフトレジスタ X (SRX) 37及び Y フトレジスタ Y (SRY) 39は、シフトレジスタマスク (SRM) 33と共働して、 X 及び Y 方向の天々の一速のビットグループを誘導するために

の、あるいは対角線方向に違く離れたPE2への 更には、対角線上から外れた違いPE2への連結 が可能である。

本発明による多形網目画像処理システムは、適正にプログラム制御されることにより、PE間の複雑な相互連結を可能にする。各PEは自分に与えられた情報に準拠して適正な算術論理操作、変換操作、あるいはノー・オペレーションを実行するが、そうでないときには信号遅延のない短格的連結を行うことができる。

どれ程の数の複雑な連結ができるかは、パターンレジスタ内のピット値の数に依り、パターンレジスタの数やCCMの構成にも依る。しかし、多数のPEを必要とするような複雑な連結はコスト高となる。そこで、好ましい実施例では、適切な連結状態の範囲を限定した。これらについては、第4回ないし第20回に示されている。

第4回は線形な配列の連結状態を示している。 西(W)から東(E)への線形的配列41と北 (N)から南(S)への線形的配列42が存在し 用いられる。 第 3 図のCCM8の詳細な機能は多 形構目により 1 2 の異なるパターンを形成する 1 2 の例により説明される。

各PE2は、そのPE2に対して示されたビッ ト値に基づいて算術論理演算操作あるいは論理変 換操作を実行し、あるいは、何らの操作も実行し ない(ノー・オペレーション)。このような操作 の実行あるいは不実行に加えて、PE2は周りの PE2のうちの遺訳されたものと連結される。こ こで言うところの隣接するPEへの連結は短絡と 呼べるようなものである。短絡は瞬時に起こる。 この短絡による連絡の速度は、通常の操作(ノー・ オペレーションを含む。)のように1サイクルの 遅延をもたらすものではなく、電気的速さ、即ち、 光の速さである。したがって、遅延サイクルを生 じさせることなく複数のPEを経由して遺器のP Eと逸結することが可能となる。また、ジグザグ 経路により同一の列にも同一の行にもない離れた PE2と遊結できる。こうして、対角線方向の遊 結子がなくとも、対角級方向に隣接するPE2へ

ている。

第5図及び第6図は行方向のツリー配列についての2つの逃結状態を示している。そのうち、第5回にはストリング(紐)45~51が示され、これら又方向に沿ったストリング45~51は種々の長さを有している。第6回にはもっとツリー構造らし逸結状態が示され、ここでは、7つの入力が4つのステップを経て1つのPE52へと導かれている。

第7回ないし第10回(第7回が本発明を示し、第8~10回は従来の例を示している。)は本発明の多形網目型PEを用いた結果、チップ上の面積及びPE間の接続に要する配線長さがいかに改良されたかを示している。7回の多形網目61のチップ面積は、第9回の直角配線型ツリー構造のパターン62と比較して極めて小さい。第8回のパターン63の3×3のウィンドでは2、125倍である。

特開昭63-64178(ア)

第11図は逆ツリー構造を示している。第11 図は第5回と非常に似ているが、第5図のツリー 構造ではPEから情報を(1ヶ所に) 集めている のに対し、第11回の逆ツリー構造では情報を広 めている。

第12図ないし第20図には各々、多形網目PE間のプログラム可能な相互連結状態のいくのかの例が示されている。これらの図において、四角で囲まれた丸印は何らかの中間処理を行うPEを示し、単なる丸印は単なる通過用(短絡用)に用いられるPEを示している。ただし、どちらの場合のPEもプログラムにより制御されている。各パターン(PEの相互連結状態)は16ピットを値で表わされ適当なパターンレジスタ内に収容される。

第21回は本発明による多形網目PEの好ましい一実施例の内部構成を示している。 図中、 破線93で囲まれた部分は、 種々の実施例を通じて比較的共通的な構造である。 ALU96は出力1及び出力2を有するとともに、入力側にはマルチブ

々のPEはホストコンピュータ(H) 3 内のメモリ或いは独立型のメモリに直接的に接続される。 このような接続は従来のアレイプロセッサには見られないものであり、このような接続により第 3 図に示した機能が実現される。

第3回に示したような方向制御及び論理機能制御下におけるスイッチング機能は外部メモリ及びEMD102に関連して実行される。第3回に示したスイッチング機能を実行するための手段については、その全ての部分を各PE内に持たせてもよいし、あるいは、その全ての部分をPE外のものとしてもよい。ただし、後者の場合には、将られた条件についてはEMD102を通じてパターンレジスタ選択用レジスタRp99に送ることとする。

2 つのパターンレジスタPRO97及びRRI 9 8 により命令サイクルの遅延なしで1 つの遊結 パターンから他の速結パターンへと瞬時にスイッ チングすることができる。この瞬時のスイッチン グは1 ピットレジスタのパターンレジスタ選択用 レクサを仰えている。 A 及びスタリンクリング S W 9 5 から与えられ、このレ第2と W 9 5 には第1メモリ(M 1)及び第2と U 9 6 の出か1メモリ(M 2)、あるいは A L U 9 6 の出かルメーピック A L U に あめいられる。 D ーカルメーピック A L U に あめに H いらは 外部 サーク A は A L U に からは 外部 サーク A として がらだった D ーク が 供 の B を W で の B と サーク な な で の B を W で の B と と も に 、 C C M で 選択された他の P E 9 3 に も 供給 され 待る。

外部メモリデータ線(EMD)及びM1、M2につながる複数のバスにより、外部メモリデータと内部メモリ(ローカルメモリ101)が接続され、PE93はローカルメモリ101及び外部メモリと協働することになる。

外部メモリデータ線 (EMD) 102により個

パターンレジスタ 9 7 及び 9 8 を 審 換えるため 1型に 処 無を中止しなければならないような場合がある。この場合、 2 つのパターンレジスタ 9 7 及び 9 8 の 香換えに 3 2 サイクルを 要し、 選択用レジスタ 9 9 へのロードに 3 3 番目のサイクルを 要する。しかしながら、 多くの場合、 パターンレジス

特開昭63-64178(8)

タへのロードのために特別の時間が必要になることない。適当な命令中に、オペレータがレータのためで中に、オペレータがレータの内のようであるいはいができるからのようであるというできる。このような融通性のあるしてができる。このなりでは、インストラクションが一ト100が、入るには、インストラクションが一ト100が、入るによりによりにより行なわれる。

パターンレジスタ97又は98から選ばれた16ピット値は4×4クロスパースイッチ104 (詳細は第2図に示してある。)を細かく制御するためのものである。

PEの典型的操作は短絡操作と処理操作(活動操作)である。短絡操作の場合には、例えばパターンレジスタ97が短絡操作用に設定されて短絡操作を実行させ、PEを1つ又は複数の他のPE

数的な計算量 【O (log N)】 に減じることであり、好ましい。したがって、本発明による新規なアーキテクチャによりlog N / N のスピードアップが図られ、例えば、1024×1024のネットワークにおいてはスピードアップは100である。

特に画像処理分野では、1つのパターンによる 画像処理の後に、得られた画像データが直ちに かり、得られた画像データが直ちに の後に、ではないっことはない。画像 情報は更に別のパターン(例えばツリー構造ない らないし例えば133より大きな値のピクセルが 多数存在する)。多形網目の機能により、データ は出分に減小される。(例えば1024×102 4の強かによる処理速度の向上の効果は種々の での減小による処理速度の向上の効果は での減いによるの中でも最も影響の大きいもの である。

もう1つのパターンは対角線方向に拡がるツリ

に短絡接続させる。PEを処理操作にするときには、パターンレジスタ選択用レジスタ99を処理 操作用に設定して、短絡バイパス用に設定されているパターンレジスタ97から処理操作用に設定 されているパターンレジスタ98へとスイッチ操作する。

PEの処理操作につき更に説明する。

第1図ないし第3図に示された多形類目はCC Mに制御されて複数のパターンに変形することができる。これらのパターンのレパートリーは計算のレパートリーに対応する。

各パターンに対応する制御アルゴリズムについて述べる。全ての制御アルゴリズムは簡単であり、制御アルゴリズムを実行し易いような所望のパターンの配線状態となっているハードウェアを用いていることができる。

ハードウェア機構は全てのパターンの形成を実行し、VLSI上への実装に適している。

多形網目ハードウェアの大きな利点は、多くの アルゴリズムの線形的な計算量 [O(N)] が対

一であり、このパターンが多形網目で形成されることにより、Ax+By+Cの計算を前述の対数的時間内で実行することが容易となだし、A、B、Cは定数で、(x、y)はピクセルの座標であるとする。コンピュータグラフィクス(まであるとする。コンピュータグラフィクス(計算を図形処理)では、凸状多角形を表示させが、また、サインでの処理を行なったで有用である。更に、第1ホッフ(Hough)変換を計算したり、その逆にノイズ画像からラインを検出したり、あるいはそののラインを検出したり、あるいはそののパラインを検出したり、あるいはそののパラインを検出したり、あるのにはないのでである。

有用な12のセル構造オートマトンと12のアルゴリズムをつくり出すハードウェア機構を有している好ましい実施例では、ソフトウェア制御下で多形網目を再構成する。以下では、多形ハードウェア及び制御アルゴリズムについて述べる。

用において右用である。

多形糊目の注目すべき特徴は処理条件により自

らを再構成する能力を有することである。既述の ように、A L U の操作によりパターンレジスタ 9 7 及び 9 8 にはあるピットパターンがロードされ、 その結果、各 P E は P パターン (P 1 、 ··· P p) を有する。

PEの条件Cに適合する再構成により各PEは パターンPiを機能Cとして扱う。まず、全ての PEはPiというパターンから始まり、処理は最 初のパターンにもとづいて始まる。処理が進むに つれ、各PEはそのローカル条件を検知し(例え ば、これは値が寄り染まることのテストであり得 る。)そのパターンを継続するか新しいパターン に置換するかを決める。

条件はグローバル(全体に影響するもの)であってもよく、これはホストコンピュータが各PE条件を一括的に検知し、パターン選択を行い、全てのPEにそれをフィードバックするものでもよい。条件はローカル(一部にのみ影響するもの)であってもよい。新しいパターンの個々のPEに与えてもよいし、適当なPEのグループに与えて

である。各PE内に設動作に関する条件Cを設計 することは共通的なことである。そのような条件 は新しい適切な連結パターンPiを決定するため に利用される。

E 2. 多形網目構造

第1回に示されるように、多形網目はM×Mの PE2のアレイ1から成り、各PE2は4つの連結線(N、E、S、W)を有し、各連結線は隣の PE2に連結している。また、各PE2は、AL U6、MEM7、CCM8を備え、ALU6及び MEM8については画像処理分野でも通常用いられているが、CCM8は本発明に特有のものである。

連結制御機構(CCM) 8は4つの連結線の他にALU6及びメモリ(MEM) 7との間の入出力線を聞えている。ここで、A及びBをCCM 8への入力線及び出力線であるとしたとき、どこかの入力線Aをどこかの出力線Bに短絡させる

("SHORT_CIRCUIT") ことにより 連結線NESW間の経路指定が実施される。この もよい。

新しいパターンの選択は幾つかの方法で行なわれる。

(1) 1つには、予め計画されている場合である。一連のパターン(例えば、P1、P2、…Pp)が計画され、この優先順序で利用される。新しいパターンの必要性が検出されると、(P1を用いているとして)次のパターンPitlが用いられる。そしてPit 2 が使用していないレジスタに同時的にロードされる。(2)他には、機能でに基づく場合である。

再構成の例には次のようなものがある。

3×3ウィンドがPiにより形成されてフィルタ操作が行なわれ、指標がフィルタ操作の効率を調る条件Cを示している。ここでの目的はCが満足されないときウィンドサイズをを大きくすることである。これに関して、P2を5×3ウィンド、P3を7×7ウィンド、P3を7×7ウィンド、P3を7×7ウィンド、

再構成の別の例はソフト試りアプリケーション

とき、入力線A上の信号と出力線B上の信号とは等しくなり、例えば、"SHORT_WE"という命令は連結線(W) 24の信号と連結線(E) 26の信号とを等しいものにする。

第3回はCCM8の機能を示している。前出の "SHORT _ CIRCUIT"の動作は条件付動作であり、その条件はCCM8でつくられる。 各CCM8は条件信号を発生するための2つの1ビットフラッグF1 31及びF2 32を有する。また、各CCM8は1つのシフトレジスタ (SRM) 33を有し、SRM33は両方向にシフト可能で、相補出力34及び35を出力する。

各 C C M は一対のレジスタ X 3 6 及び Y 3 7 を有し、レジスタ X 3 6 は P E の行の位置 (0 ≤ X ≤ M − 1) を保持し、レジスタ Y 3 7 は P E の列の位置 (0 ≤ Y ≤ M − 1) を保持する。レジスタ X 3 6 及びレジスタ Y 3 7 は各 ケンフトレジスタ S R X 3 8 及び S R Y 3 9 を備え、これら S R X 3 8 及び S R Y 3 9 には各 ケレジスタ X 3 6 及びレジスタ Y 3 7 からデータが転送されるとともに

特別昭63-64178(10)

SRX38及びSRY39は両方向にシスト操作できる。SRX38及びSRY39でシフトされた出力はBSRX及びBSRYである。

"SHORT」CIRCUIT"動作についての条件を発生するために幾つかの機能が設けられている。

- LOAD reg value:この機能は命令あるいは記憶内容を通じて"ある値" SRM、F1、あるいはF2に転送することである。
- COPYSR reg: この機能はレジスタX、Yの内容をシストレジスタSRX、SRYに複写することである。
- AND/OR/XOR reg: この機能は次のどれ かを行うことである。
 - XとSRX及びXとSRM(あるいはSRM)についてAND/OR/X ORを行う。
 - 2. YとSRY及びYとSRM (あるいはSRM) についてAND/OR/X ORを行う。

多形糊目の12種のパターンをその制御アルゴ リズムとともに以下に述べる。

E3. 制御アルゴリズム

(a) パターン1 (線形配列)

第4図に示されるように、PE(M-1、i)の連結子SをPE(0、i+1)の連結子Nに連結し、PE(i、M-1)の連結子EをPE(i+1、0)の連結子Wに連結することによって、M×Mの長さの行(図中積方向)の線形配列及びM×Mの長さの列(図中様方向)の線形配列が形成される。PE(0、0)の連結子E及びPE(M-1、M-1)の連結子Sは各々、列方向の線形配列の開始端及び終末端であり、PE(0、0)の連結子W及びPE(M-1、M-1)の連結子Eは各々、行方向の線形配列の開始端及び終末端である。

制御アルゴリズムは次のとおりである。

3. 上記1及び2の両方を行う。

ANDALLBIT reg:この機能はレジスタ内 の全てのピットを"AND"すること である。これにより、レジスタが又で あれば条件ピットXANDALLを、 レジスタがYであれば条件ピットYA NALLを、あるいはこれらの両方の 条件ピットをつくり出す。

以上から"SHORT_CIRCUIT"動作はBSRX、BSRY、XANDALL、YANDALL、YANDALL、F1、及びF2の組み合せに基礎を買いていることがわかる。

多形網目の残りの2つのブロック(ALU6及びMEM7)は通常の構成と同様である。メモリフは1マシンサイクル低に1ピットをCCMに送ったりCCMから受け取ったりする。ALU6も通常の構成と似てはいるが、BSRX、BSRY、XANDALL及びYANDALLの組み合に応答して"SEND"あるいは"RECEIVE"を選択する点に特徴を有する。

```
LINEARO
```

M E M = W; /*action 1 */
E = M E M; /*action 2 */
M E M = N; /*action 3 */
S = M E M; /*action 4 */

action 1 (動作 1) は連結子W上のデータをサイクルの終りにメモリに置き、action 2 (動作 2) はメモリのデータをデータサイクルの初めに連結子Eに置く。PE (O、O) の連結子Wに注入されたデータは東(図中左)に向って行進し、Mサイクル後には第1行目の全てのPEがデータで満される。次のMサイクルでは、第2行目の全てのPEが前記データで満されるとともに、第1行目の全てのPEは新たなデータで満たされる。action 3 (動作 3) 及びaction 4 (動作 4) は同様の動作を列について行なわせる。

このような線形配列の形成には条件は付かない。

全PEが同じ動作を行い、CCMは利用されない。

(b) パターン2 (行方行ツリー配列)

この場合の制御アルゴリズムは次のようである。

ROW-TREEO

int t; /*t is time step*/

int pattern identifier; /*column position of a PE, Process I DO*/

int M, $\log M$; $/ \cdot M$ is the side size of the mesh and $\log M = \log M \cdot /$

int treemask = 1; /*a flag to construct the
tree*/

for(t = 0; t < log M; t++) (

if(- treemask)

(SHORT_WE: DISABLE:)

if(treemask && pattern identifier<t>)

 $E = M \cdot E M$;

if(treemask && pidO(t))

ツリーの最高位レベルはt=2のときの制御により形成される。この段階ではPE3とPE7のみが使用可能であり、残りのPEは"SHORT"という動作により連結を確立してWーE経路をつくるが何の操作もしない。別意すれば、メモリ6内の値を変更させない。

この制御アルゴリズムを別の観点から示したのが第6回である。第6回ではツリーの各レベルの節にはPEの識別用番号が付されている。

ッリーパターンは画面を分割したり、全く別の画面にするような例では極めて便利である。このような例でのアルゴリズムの計算量(ステップ数)は、Nを入力データの大きさとしたときに、通常O=logNである。このアルゴリズムは通常、O(=logN) 実行タイムを要し、N=1024であれば、1024:10で表わされるようなスピードアップがある。この種の重要なアルゴリズムはMAX(最大値を求める)、MIN(最小値を求める)、K番目の大きさの検出、中間値の検出、等にも用いられる。

M E M = W:

treemask = treemask & pidO<t>:

}

第5図には1行が8個のPEであるときの例が示されている。 t = Oで、全PEの"ツリーマスク"は1であり、全PEは使用可能となり、偶数番目のPEは奇数番目のPEにデータを送る。この様子が"個/奇"PEのペア間の矢印により示されている。これがツリーの底部を形成する。

t=1では、ツリーマスクを調べることにより、pid O < O > = 1 (pid O の最下位ピット)のPEだけが使用可能になる。なお、pid O はPEの列位置を表わすための識別子である。使用禁止(ディスエイブル)のPEは通常の丸印で示されており、これらはPE1とPE3とを、及び、PE5とPE7とを連結する。これは"SHORT_WE"という動作(短絡操作)による。こうして第2レベルのツリーが形成される。

COMを使うと、制御アルゴリズムはレジスタ X36をpidOのために、また、レジスタSRX 37及びフラグレジスタ(F1)31をツリーマ スクのために用いる。レジスタX36の内容はS RX37に複写され、pidくt>ピットはt段階で BSRXに出力され、ツリーマスクとAND操作 され、最終条件を誘導する。

(c) パターン3(列ツリー)

行ツリーの場合と似ており、M列ツリーは、PEの行位置である。pid1を制御子として有し、また、N-S経路を連結子として有している多形朝日により形成される。制御アルゴリズムは次のようである。

COLUMN-TREEO

int t; /*t is time step*/

int pidl; /*row position of a PE*/

int M. $\log M$; /M is the side size of the mesh and $\log M = \log M \cdot /$

```
int treemask = 1; /*a flag to construct the
 for (t = 0; t < log M; t \leftrightarrow)
   if ( - treemask)
      (SHORT_NS; DISABLE; )
   if(treemask && -pidl(t))
       S = M E M;
   if(treemask && pidO<t>)
       M E M = N:
   treemask = treemask & pidO(t);
 )
}
 列ツリーはデータを列方向に分配させるのに有
用であり、その際には、行ツリーの説明のところ
で述べたように、従来の線形的な計算量 [O(N)]
のアルゴリズムから対数的な計算量 [O(logN)]
のアルゴリズムへと変換される。
 ROW_TREEと同様に、COLUMN_T
```

a contract of

```
mesh and \log M = \log M \cdot /
int hmask = 1, vmask = 1; /*flags to construct
the tree+/
 for (t = 0; t < log M; t++) {
 /*cycle 1 */
    if ( - heask)
       (SHORT_WE; DISABLE; )
    if(hmask && -pidO(t>)
        E = M E M;
    if(hmask && pidO(t))
        M E M = W:
    hmask = hmask & pidO(t);
 /*cycle 2 */
    if(¬vmask)
       (SHORT_NS; DISABLE; )
   if (vmask && -pid1(t))
        S = M E M:
   if(vmask && pidl(t))
```

REE制御アルゴリズムではレジスタYをpid1 に、SRYをcopyYに、F2をツリーマスクの保 持のために用いている。SHORT_NSの条件 はtime step 1 でpid (1)を生じさせるF2及びB SRYのAND処理結果に準拠している。

(d) パターン4 (直角線ツリー)

直角線ツリーは分類処理、マトリックス操作、 最小幅ツリー操作、FFT、及びその他の図形処理アルゴリズムにとって有用なネットワーク構造 である。以下に示すORTH_TREEアルゴリ ズムにより行ツリーと列ツリーとを結合すること によってそのような多形メッシュが形成され得る。

```
ORTH_TREEO

{

int t; /*t is time step*/

int pid0; /*column position of a PE,

Process I DO*/

int pid1; /*row position of a PE*/

int M, logM; /*M is the side size of the
```

```
M E M = N;
vmask = vmask & pid1<t>;
)
```

多形網目から直角線ツリーを形成することの大きな利点は、(1)チップ面積の減小化と(2)隣接操作の効率化と 2 点である。

(1) チップ面積の減少化:網目構造及び直角線

ツリー構造をレイアウトするために必要なチップ
面積は夫々、〇【N³】及び〇【(N³) ×
(log N)³】である。ここで、Nは網目構造の横幅であり、ツリーのリーフの数である。これは、(log N)²の分だけ節約がなされていることを示し、N=1024であるとき、多形網目を用いると、そのチップ面は直角線ツリー(第9回参照)の場合の1/100になる。

(2) 隣接操作の効率化:直角線ツリーのPEは 幾可的に最も近い他のPEに連結されていない。 これでは、直接通信経路が存在しないので、多く

)

特開昭63-64178(13)

の重要な操作を効率良く行うことができない。事実、3×3のウィンドウ内の半分を越えるデータはツリーの1レベルからウィンドウの中央へと移動しなければならない。3×3ウィンドウのデータ間の平均的距離は2。125であるが、多形網目では1。5である。直角線ツリーの3×3のウィンドウの例は第8図及び第10回に示されており、丸印に符された数字はデータとウィンドウの中心との距離を表わしている。

N = 4 の場合の第7 図の例について述べると、 多形網目と直角線ツリーとでは、チップ面積比は 16:46であり、3×3ウィンドウの平均的距 難の比は1.5:2.1 (第8 図及び第10回) である。

制御アルゴリズムORTH_TREEは、BSRX内でタイムステップ t において、レジスタXをpidOに、SRXをpidOの複写に、F1をhマスクに用いてpidO(t)をつくり出す。同様に制御アルゴリズムは、BSRY内でtime step tにおいて、レジスタYをpid1に、SRYをpid1の

模写に、F2をレマスクに用いてpid1 (t)をつくり出す。条件付SHORT_WE及びSHOR _NSはBSRX、BSRY、F1、F2に基礎を置いている。

(e) パターン5 (逆一行ツリー)

RR-TREE()

R R ツリー (Revese-Rov ツリー) は頂部から低部へとデータが流れるツリーである (行ツリーは底部から頂部へと流れる。)。 制御アルゴリズムは次のようである。

```
(
int t; /*t is time step*/
int pid0; /*column position of a P E */
int M, logM; /*M is the side size of the
```

mesh and $\log M = \log M \cdot /$ int treemask = M\$2; /*a flag to construct the tree*/

int mask; / an intermediate condition */

第11 図の8-PEの例については制御アルゴ リズムを次のように説明することができる。

フラグシリーマスクはPEの総数の半分について初期化される(即ち、4=100)。INVE RTされたシリーマスクはまずpidOとORされてその結果はANDALLBITに渡され、ANDALLBITに渡され、ANDALLBITはもしその結果の全ピットが1で あれば1をリターンし、その他の場合では0をリターンする。マスク=1のPE (即ち、PE 3及びPE 7) はツリーの一部であり、ツリーの節でない他のPEは自らを使用禁止にするかあるいはツリー連結を確立するためにWーEパスをSHORTさせる。PE 3及びPE 7では、pid 0のピット2が更にチェックされ、それが1であればPE 7をしてデータをPE 3に送らせる(それまではPE 3のピット2は0である。)。これはt=0においてツリーのトップレベルを形成する。

t = 0 の最後にツリーマスクは算術的に左へ1 ビットシフトされる。したがって、次のタイムス テップ用110となる。

t=1では、PE1、3、5、7がツリー節であり、PE7がPE5に、また、PE3がPE1にデータを送る。t=1の最後にツリーマスクは111になる。

t = 2 では全PEがツリー節となり奇数pid O の各PEは偶隣接する低位の偶数pid O の各PE にデータを各々送る。

特開昭 63-64178 (14)

CCM中の機構を用いて、ツリーマスクはSR Mにロードされ、XはSRXに被写される。レジ スタXはINVERTされたSRMとORされ、 次に、その結果はマスクをつくるためにANDA LLBITされる。SRXはタイムステップtに おいてBSRX内にて左へ論理的にシフトされて pid $0 < \log M - \frac{1}{m} - 1 > 2$ 0 < 1 < 1 < 1 < 2節のペア用にSEND/RECEIVEを制御す るように用いられる。

RRツリーはデータを全ツリー節に拡げるため のものであり、全ツリー節はツリー内の位置に応 じて異なる操作を施す。計算機図形処理では、こ のパターンは有用である。というのは、Aを定数 XをpidOとして各PEにA×Xを同時に行なわ せるからである。A×Xを並列的に調べることに よりラインの最初の生成を行うことができる。こ れについては、対角線拡リツリー (パターン12) について述べるところで更に説明する。

一般に逆ツリーはパラメータ空間の記号表現を 画像空間の画像表現に変換するために有用であり、 アルゴリズムは多形糊目による非常に大量の並列 処理を行う。

制御アルゴリズムは最髙位のpid O を有する P Eをツリーの根として用いるが、最低位のpid O を有するPEもツリーの根として用いることもで き、制御アルゴリズムは同等の複雑さを有する。

(f) パターン6(逆列ツリー: RCツリー)

RRツリーと同様に、RCツリーもpid1を制 御子とし、N-Sをツリー確立のための経路とす ることにより形成される。制御アルゴリズムは次 のとおりである。

```
RC-TREEO
int t; /*t is time step*/
int pidl; / row position of a PE -/
int M, log M; / \cdot M is the side size of the
mesh and \log M = \log M \cdot /
int treemask = M$2; /*a flag to construct
the tree-/
```

にするので非常に有用である。1つのバスが以下 の制御アルゴリズムにより多形網目の全ての行に ついて形成される。

```
ROW_BUSO
int sender; / · I D for the sender · /
int pid0:
  SHORT_WE;
  if(pid0 = = sender)
     E = M E M:
     M E M = W:
```

行中の1のPEが送り元として働き、戎りのP Eは受け手となる。全てのPEはE~WをSHO RTさせてパスを確立し、送り元はデータをE (あるいはW) に送り、受け手はデータをW (あ

```
int mask: / an intermediate condition */
```

```
for(t = 0; t < log M; t++) {
   mask = A N D A L L B I T
                   ( treemask | pidl);
   if(¬=ask)
     (SHORT_NS; DISABLE;)
   if(mask && pidl(logM-t-l>)
       N = M E M;
   if(mask && -pid1<logM-t-1>)
      MEM=S:
   treemask= A S H I F T (treemask, 1);
``
```

RCツリーの特性はRRツリーと同様であり、 ただ、RCツリーでは網目の列(コラム)中のデ ータに関連している点で異なるだけである。

(8) パターンフ (行パス)

}

同報通信目的では、バスは同報通信距離を最短

るいは E)から受け取る。この他に、データは W あるいは E に外部コントローラから注入され、送 り元としての P E は存在せず、全ての P E が受け 手である場合もある。

CCMにより送り元はSRMにロードされる。 INVERTされたSRMはpidOを格納しているレジスタXとXORされる。得られたビット値はANDALLBITされる。XANDALL中の1は送り元としてのPEを特定し、XANDALL=OのPEは受け手となる。

(h) パターン 8 (列パス)

• 0 . . .

行バスと同様に、列バスも、pid 1 を制御子とし、N-Sを経路とすることにより、多形網目の各列について形成される。制御アルゴリズムは次のようである。

```
COLUMN_BUSO

(
int sender: /*ID for the sender*/
```

int pid1;

```
PYRAMIDO

(
int t; /*t is time step*/
int pid0; /*column position of a PE*/
int pid1; /*row position*/
int M, logM; /*M is the side size of the
mesh and logM = logM*/
int hmask = 1, vmask = 1; /*two flags to
construct the pyramid*/
```

```
for(t = 0; t < log M; t + + ) {
/*cycle 1 action*/
    if( ¬hmask | ¬vmask)
        {SHORT_WE; SHORT_NS;
        DISABLE; }
    if(hmask && vmask && ¬pid0<t> &&
        ¬pid1<t>)
        E = MEM;
    if(hmask && vmask && ¬pid0<t> &&
```

¬pidl(t))

```
S H O R T _ N S;

if (pid1 = = sender)

S = M E M;

else

M E M = N;
```

列パスの特性は行パスと同様である。

行バスと列バスとが組み合わせられることにより2ステップで列データが全PEに同報通信される。第1ステップでは、列データが最上位の行の全PEに列接通信され、次に第2ステップでは、最上位の行のPEは他の全PEに列方向に沿って列データを同報通信する。

(i) パターン9(ピラミッド)

ピラミッド構造は、多重解象度画像を取扱う上で優れている。 ピラミッドパターンは次の制御アルゴリズムにより多糊目から形成される。

```
\{N = M E M; M E M 1 = W; \}
  if(hmask && vmask && -pidO<t> &&
     pidl(t))
      E = M E M;
  if(hmask && vmask && pidO<t> && pidl<t>)
     (M E M O = N; M E M 2 = W;)
/*cycle 2 action*/
   if(¬hmask | ¬vmask)
     {SHORT_WE; SHORT_NS;
      DISABLE: )
  if(hmask && vmask && - pidO<t> &&
     ¬pidl(t))
      NO_ACTION;
  if(hmask && vmask && pidO(t) &&
     -pid1(t))
      S = M E M 1;
  if(hmask && vmask && -pidO(t) &&
     pidl(t)
      NO_ACTION;
```

特開昭63-64178 (16)

制御アルゴリズムはlogMのステップを含み、 各ステップには2つの制御サイクルが存在してい る。別言すれば、ステップは2つのPEサイクル でピラミッドの1つのレベルを形成する。

第12回、第13回、及び第14回は8×8網目におけるピラミッド制御アルゴリズムを示している。

トマスク(行用)及びVマスク(列用)の2つのマスクが1に初期化され網目中の全PEが初めのステップにおいて使用可能になる。 t = O 2 おいて、全PEが処理操作状態(アクティブ状態)となり、2×2のPEが1つのグループを形成す

○で等しいが、偶数行と偶数列のPEは使用不可 である。これらの使用不可の非ピラミッドPEは 自らのWとEライン及びNとSラインをSHOR Tしてピラミッド連結を確立させる。

第14回にはピラミッドの最終レベルを構成するPEが示されている。

上述の直角線型ピラミッド構造では、ピラミッドパターンは各レベルに欄目連結を有している。これは同一レベルに4つの近傍(N、S、E、W)が存在しているピラミッド中の各ノードであり、下のレベルの4つ息子や上のレベルの1つの類のためのものではない。この関係は第15回に示されている。

同一レベルの近傍PEを得るための制御アルゴリズムは上述の制御アルゴリズム中に組み込まれている。例えば、第15回で、t=0では、同一レベルの近傍PEは元の期目に連結されている。t=1では、同一レベルの近傍PEは他の行及び列に拡がり期目連結が確立される。

ピラミッドの同一レベルでの近傍PEの内容を

る. これら4つの (2×2) PEは、ピラミッド のNW、NE、SW、及びSE息子であり、親は SE恵子と同様である。 4 つの息子の処理操作は pidOくt>及びpid(t)のピット値で区別される。 pidO < O > = pid1 < O > = 1 のSE息子 (あるいは 親)は、第1サイクルにおいて、pid0<0>=0 且つpid 1 (0)=1のSW息子及びpid 0 (0)=1 且つpid1(0)=0のNE息子からデータを受け 取る。このサイクル中で、NW息子はデータをN E息子からデータを受け取る。このサイクル中で、 NW息子はデータをNE息子へと渡す。このデー タは第2サイクルで親により受取られる。第2サ イクルでは、NE息子と親との間だけでデータの 受波しが行なわれ、他の2のPEは活動しない。 Vマスクとhマスクは次のタイムステップの連結 を制御するために更新される。

t=1において、再び4つのPEがピラミッドの次のレベルの4つの息子と親とを形成する。 4×4棚目中のこれら4つのPEの幅は第13図に示されている。4つの息子と親の処理操作は t=

得るためには、下記の制御アルゴリズムPYRAMIDの各ステップに2つの制御サイクルが付加される。サイクル3はNとWの内容を得るため、サイクル4はSとEの内容を得るためのものである。

```
P\ Y\ R\ A\ M\ I\ D\ 0
```

```
int t: /*t is time step*/
int pid0; /*column position of a P E */
int pid1; /*row position*/
int M, log M; /*M is the side size of the
mesh and log M = log M */
int hmask = 1, vmask = 1; /*two flags to
construct the pyramid*/
```

```
for(t = 0; t < log M; t++)(
/*cycle 1 action*/
   if( ¬ hmask | ¬ vmask)
        { S H O R T _ N S ;</pre>
```

特開昭 63-64178 (17)

```
DISABLE; }
                                        if(hmask && vmask && pidO<t> &&
    if(hmask && vmask && -pidO<t> &&
                                           ¬pidl(t))
      -pidl(t)
                                           S = M E M 1;
                                        if(hmask && ymask && --pidO<t> &&
       E = M E M;
    if (hmask && vmask && pidO(t) &&
                                           pidl(t)
      ¬pidl(t))
                                            NO_ACTION;
      (N = M E M; M E M 1 = W;)
                                        if(hmask && vmask && pidO(t> && pidl(t>)
    if(hmask && vmask && -pidO<t> &&
                                            M E M 1 = N;
      pidl(t)
       E = M E M:
                                      /*cycle 3 action*/
    if(hmask && vmask && pidO(t) && pid1(t))
                                        if(¬hmask|¬vmask)
      \{M E M O = N; M E M 2 = W; \}
                                           (SHORT_WE; SHORT_NS;
                                            DISABLE; )
 /*cycle 2 action*/
                                        if(hmask && vmask)(
    if(¬hmask|¬vmask)
                                            S = M E M 3;
      (SHORT_WE; SHORT_NS;
                                            E = M E M 4;
       DISABLE; )
                                           M E M 3 = N;
   if (hmask && vmask && - pidO<t> &&
                                           MEM4=W;
      ¬pidl(t))
                                        }
       NO_ACTION;
 /*cycle 4 action*/
                                     ことにより、BSRX及びBSRYはpidO(t)
   if(¬hmask | ¬vmask)
                                     及びpid1(t)を、タイムステップtにおいて、
      (SHORT_WE; SHORT_NS;
                                     その内容とする。F1及びF2とともにこれらの
       DISABLE: )
                                     2つの条件はSHORT処理操作の実行に用いら
   if(hmask && Vmask){
                                     れる.
       N = M E M 5:
                                       上述のピラミッドはM×Mのベースを有し、縮
       W = M E M 6:
                                     退2である。縮退2とはM×Mのペースの上部レ
      MEM5=S:
                                     ベルが (M/2) × (M×2) であり、以下これ
       MEM6=E;
                                      を繰り返すことを意味する。PYRAMID制御
  }
                                     アルゴリズムはKを2の累乗数として縮尺Kの場
                                     合に拡張できる。そのためには、以下のようにし
   hmask = hmask & pidO<t>;
                                     てhマスク及びVマスクを更新すればよい。
   vmask = vmask & pidl(t);
 )
                                               0 (t + i >
)
                                       V マスク = V マスク & pid 1 < t > & pid
                                              1 < t + i >
```

CCMの働きにより、hマスク及びVマスクが F1及びF2に夫々ロードされる。レジスタス内 のpid O 及びレジスタ Y 内のpid 1 は S R X 及び S RYに夫々複写される。右に論理的にシフトする

hマスク=hマスク & pidO(t) & pid

そして、ピラミッドノード処理操作を偶数tス テップ毎にスキップすればよい.

特開昭 63-64178 (18)

(j) パターン10(逆ピラミッド)

1 11 3 -

画像データから記号(符号)データへの変換にはピラミッドの底から頂部へと情報が流れる。しかし、記号データから西像データへの変換には逆方向に情報を流す必要がある。これは、以下の制御アルゴリズムにより多形類目から形成される逆ピラミッド(R ピラミッド)により実行される。

R-PYRAMIDO

(
int t; /*t is time step*/
int pid0; /*row position of a PE*/
int pid1; /*column position of a PE*/
int M, logM; /*M is the side size of the
mesh and logM = logM*/
int mask = M\$2; /*a flag to construct the
pyramid*/
int hmask, vmask;

for (t = 0; t < log M; t++)

/*cycle 2 */ if(- hmask | - vmask) (SHORT_WE; SHORT_NS; DISABLE: } if (hmask && vmask && pidO(logM-t-1) && pidl<log M - t-1>) (N = M E M 1; W = M E M 3;)if(hmask && vmask && pidO<log M-t-1> && -pidl(logM-t-1)) (MEM1 = S; W = MEM2;)if(hmask && vmask && -pidO<logM-t-1> && pid1(log M-t-1)) MEM3=E; if(hmask && vmask && -pid0(logM-t-1) && ~ pid1 (log M - t-1>) MEM2=E;

mask = A S H I F T (mask, 1);

)

)

hmask = A N D A L L B I T (- mask | pid0): vaask = A N D A L L B I T (- mask | pid1); /*cycle 1 */ if(-hmask | -vmask) (SHORT_WE; SHORT_NS; DISABLE:) if (hmask && vmask && pidO(log M-t-1) && pid1(log M - t-1)) N = M E M 2: if(hmask && vmask && pidO(log M-t-1) && ¬pidl(log M-t-l)) MEM2 = S:if(hmask && vmask && ~pidO<log M-t-1> **&&** pid1<log M-t-1>) NO_ACTION; if(hmask && vmask && ~pidOclog M-t-1> && -pid1(log M-t-1))

R _ P Y R A M I D 制御アルゴリズムは P Y R A M I D アルゴリズムの逆方向処理であり、 R R _ T R E E 及び R C _ T R E E の拡張である。 第19回に簡単な例が示されている。この例では 8 × 8 網目中の 3 つのレベルが示されている。

NO-ACTION:

第19回に示されるように、逆ピラミッドの根 はPE(0、0)(回中左上端のPE)である。 その左息子はPE(4、0)、右息子はPE(0、 4)である。

第2レベルの息子は横方向及び縦方向の第1レベルの息子の夫々に関して2つある。PE(6、0)及びPE(2、4)がPE(0、4)の息子であり、PE(4、2)及びPE(6、0)がPE(4、0)の息子である。

同様にして第3レベルの息子も定まる。

一般的に言って、N×N期目ではPE (0.0) が根であり、K=0からN-1であるとしてPE (k、N-1-k)がリーフである。PE (s、 t)の第i番目 (i=1からlogNとする)のレ ベル左息子はPE (S+2 (logN-i)、t)

特開昭63~64178(19)

```
であり、右息子はPE (s、t+2 (logN-
i ) ) である。
 制御アルゴリズムは次のようである。
ULDSTO
int fs=0, fr=0; / flag-send is used to
                construct the DST ./
              / flag-receive is an
                intermediate var to
                update fs*/
int pid0, pid1;
int t: /*t is time step*/
int M, log M; / \cdot M is the side size of the
mesh and \log M = \log M * /
int treemask = M$2; /*a flag to construct
                   the tree • /
  if(pid0 = = 0 & pid1 = = 0)
```

fs = 1; fr = 1;)

及びFr (flag receive: フラグ受け取り) を1に セットする。ヒ=0のタイムステップで、行00 0と100、及び列000と100がアクティブ であり、残りはディスエイブル(不活動)である。 不活動なPEはWE及びNSを短絡してfsを更新 するために新しいパスを確立する。fr=1なるfr を有するアクティブなPEはそのfs値をE及びS 近傍へ送り、次のタイムステップでは送り手とな らないようにfrをOにリセットする。受け手 (fr = Oである。) はそのfsをNとWのORされた値 として更新する。受け手は又そのfrを同じORさ れた値として更新し、それゆえ、N又はWから1 を受け取ったPEは次のタイムステップでは送り 元となる。ステップt= 0 では、 2 つのPE(P E (000, 100) & PE (100, 000) のこと。) がDSTのノードとして (fs=1 に セットすることにより)選択され、更に、これらが 新しい送り元として(fr=1とセットすることに より)準備され、後続のステップにおいて更なる DSTがセットされる。

8 × 8 の多形網目の例で上記アルゴリズムを説明する。PE (000、000) をDS T (Diagonal-Span-Tree: 対角線パスツリー構造)の根として選び、fs (flag send: フラグ送り)

次のステップでは、先の2つの新しい送り元の. 各々が2つのDSTノード及び2つの送り元を同様の方法で形成する。新しいノード及び送り元は PE (000、110)、PE (010、100)、 PE (100、010)、及びPE (110、0

ステップ t = 2 では、対角線 P E が制御アルゴリズムにより達成される。それらのfsが 1 にセットされて自らが D S T の部分であることが示される。更に、それらのfrが 1 にセットされ、自らが対角線ノードであることが示される。対角線の識別は D S T アルゴリズムによる付加効果である。このことは、次のセクションで説明する種々の計算に独立つ。

DSTを形成するため、フラグfsは条件フラグ として用いられる。fs = OのPEはWE及びNS パスを短絡させ、fs = 1のPEはメモリ内容をE 及びSに送るとともにW及びNからデータ を受け取る。

連結制御ブロックの機能を利用して、 "ツリー

特開昭 63-64178 (20)

マスクがSRMへ、fsがF1へ、frがF2へ、各々ロードされる。INVERTされたSRMの内容は、レジスタX内のpid O及びレジスタY内のpid 1 の各々とORされる。このようにORされた結果は"ANDALLBIT"されてXANDALL内に"トマスク"を、YANDALL内に"Vマスク"を生成させる。各ステップの最後において、SRMが右へ自動的にシフトされる。SHORT動作は、こうして、F2、XANDALL、及びYANDALLに基づく。

異なる根を選択して同様の制御アルゴリズムを用いることにより、同じ多形網目中に異なるDSTが形成され得る。第20回には下の右端に根を有するDSTが示されている。これをURDSTという。

以下において、ULDSTとLRDSTとを共存させてA・X+B・Y+Cという計算を画像の各面素(x、y)について並行処理により行え得ることを示す。このような能力は計算機図形(画像)処理に関して幅広く役立つ。

ブが図られる.

このタイプに属する計算は、分類、最大値発見、 最小値発見、K番目の大きさの値の発見、中間値 の発見等の計算である。これら全てのアルゴリズ ムの計算量(計算ステップ数)は 0 (log N) で ある。

(2) 画像データと記号データ間の変換

このタイプの計算は計算機図形処理に特有のものであり、しばしば中間レベル処理と呼ばれる。 ある画像が与えられたとき、次の事を検討しなければならない。

- (a) どれ位の画素が特定の性質を満足するか.
- (b) どの画素が特定の性質を満足するか。
- (c) 幾つかの画素あるいは全ての画素が特定の 性質を満足するのか、あるいは特定の性質 を満足する画素は無いのか。

ここで、上記特定の性質とは、ある値と等しい とか、ある値より大きいとか、ある値より小さい とか、あるいはこれらから算備的または自動的に 合成される条件である。 E-4. アプリケーション

単純な網目の函像処理へのよく知られたアプリケーションの他に、多形網目の下記のアプリケーションは、 単純な網目では実行不可能であったり 或いは単純な網目より高速である。

これらのアプリケーションは6つの型に分類で *x

(1) 分割統合処理

このタイプの計算には、Nデータの1つのセットをそれらの性質に応じて2つのグループに分ける計算が含まれる。次に同様にして各グループは2つのサブグループに分けられる。このような処理がグループ内のデータが唯1つになるまで扱り返される。

網目連結では、このタイプの計算は 0 (N) あるいはそれ以上の計算量になる。しかし、多形網目においてツリーあるいはピラミッドに変形すれば、このタイプの計算は 0 (log N) の計算量になる。N=1024のデータセットであれば、100:1の比の(つまり、2桁の)スピードアッ

これらの全てのアルゴリズムは多形網目におけるツリーやピラミッドバターンにより〇(log N)ステップで計算される。より重要で従来の固定的パターンと比較されるべき特徴は出力に関するものである。多形網目では I /〇速度が向上する。多くの場合、1024×1024ビット(全画像)に対して唯の1ビット(ハイ/イイエ)が出力されるだけである。

I / O に関連して、余分のN - S パスが I / O 及び処理の同時流れのために網目に付加されたことがある。このような機構及び利点は多形網目にも有効であるが、本発明の必須とするところではない。

(3) 統計

多形期日は以下の統計的計算を O (log N) ステップで行うことができる。

- (a) 平均、差異、標準偏差
- (b) 面積、周辺長さ、図心
- (c) 第1モーメント、第2モーメント、クロス モーメント

特開昭63-64178 (21)

上記(a)は N データー 飲に関するもので、(b) 及び(c) は画像に特有のものである。

統計的計算は他のアルゴリズムの基礎である。 計算機図形処理において統計的計算は領域解析や パターン認識の基礎である。

(4) A·x+B·y+Cの計算

A・x+B・y+Cを計算するためには、多形網目による4つのパターンが必要となる。それらは上方を対角スパンツリー(ULDST:Upper-Left-Diagonal-Span-Tree)、下方右対角スパンツリー(LRDST:Lover-Right-DST)、行バス、及び列バスである。ULDSTとLRDSTとはA・x+C及びB・yを同時に計算するために共存する。行バスと列バスは合算(例えばA・x+C+B・y)を行うために共存する。

アルゴリズムはピット連続的に実行される。両素平面内の2つの特殊なツリーが消去され得る。 定数A及びBが計算開始前に全PEに同報通信され、アレイの開始部分に先取りされている。

(log M - 1) の O とともにアレイ A 及び B にス

行中にA・xを、列中にB・yを得た後、多形 網目はWEパスの行パスとNSパスの列パスに変 形する。各PEは行パス上の値と列パス上の値と を加えてA・x+B・y+Cをピット連続形式で 算出する。

DSTとバスとを同時に確立することができないため、A・x+B・y+Cの結果は他の毎回のタイムステップ毎にピット連続的に伝えられる。

(5) 第1ライン検出

多形網目の2つのタイムステップ毎に A・x+B・y+Cを計算する能力により、M×M画像中の画素 (x、y) がA、B、Cで定まる与えられたあるライン上にあるか否かを決定できる。A、B、Cの全ての数が K ビット 長であるとき、(log M+2 K) タイムステップで決定が行なわれる。

第1ライン検出機能は計算機図形処理及び計算機規定処理に非常に有用である。計算機図形処理にとっては、凸形多角形の表示、影の形成、クリッピング、球の描画、ヒストグラムの同等化計算、テキスチャのマッピング、及び非変名処理(anti

トアされる。ストアされたA及びBはピット反転 され、先取りされたOがアクセスされた後に、A 及びBの下位桁側のビットが先ずアクセスされる ようになっている。定数CはULDSTの根の♡ を通じて最下位ピットからスタートして1タイム ステップ当り1ビットずつ多形期目に注入される. A·x+Cを計算するためにULDSTをツリー として用いるとき、各PEは3つの変数を有する (合算、キャリー、及び遅延)。 各タイムステッ プにおいて、合算は、東境界へ渡され、遅延は南 堺界側へ波され、各PEは、(a)NにアレイAを 加え、キャリーピットをキャリーにストアし、(6) Nを選延にストアするという2つの処理を行う。 logMステップの後、期目の対角線PE(あるい はULDSTのリーフ)が対応する行のためにA・ xをストアする。同様に、B・yの計算は、根の Eから0が注入され且つPEが遅延を北堺界側に、 合算を西境界側に渡すようなLRDSTにより実 行される。logMステップの後、各対角線PEは 対応する列のためにB・yをストアする。

-aliasing) に役立つ。計算機視覚処理では、ノイズ画面中にラインを見つけるための第 1 Hough 変換を計算する上で役立つ。

(6) 記号情報の画像情報への変換

多形網目による大規模な並列処理ハードウェアを用いると、記号処理(通常は網目では実行されない)から画像処理への変換して処理を大規模な並列処理により実行してしまうことができる。上述の第1 Hough変換はそのような一例である。マーク発生は本カテゴリー中の他の例である。

(6.1) パンドマスク発生

バンドマスクは 2 平行ライン以内に制限され、その一方は (A、B、C 1) により、他方は (A、B、C 2) により夫々決定される。バンドマスクを発生するため、各 P E は A・x + B・y + C 1 及び A・x + B・y + C 2 を上述のように計算する。計算結果は S 1 (A・x + B・y + C 1 の符号) 及び S 2 (A・x + B・y + C 2 の符号) であり、これらは両溝 (x、y) がバンドの内側に 存るか否かを決定するために用いられる。

特開昭63-64178(22)

パンドマスクは、計算機視覚処理において、與 味ある領域内の処理だけを行うために役立つ。人 間の視覚はマスクを発生するには異なる方法を探 っている。その方法とは記号情報に関するが、そ の処理は実際には上述のように画像的に行なわれる。

(6.2) 多角マスク発生

多角マスクはパンドマスクを一般化したものである。それはP部分平面から成り、P部分平面の各々はA・x+B・y+Cで特定されるラインにより決定される。ライン検出機能を用いると、対応するラインについて符号S1、S2……SPを得ることができる。S1からSPのブール結合による画素(x、y)がその多角形内側に存るかどうかが決定される。

E-5. 結論

. . . .

連結制御機構(CCM)の制御により次の変換 操作が可能である。

物理的なM×M網目は、M×Mの長さの1つの 行及びM×Mの長さの1つの列に連結できる。

物理的なM×Mの網目は、M×M×K(KはPEのローカルメモリで制限される整数)の立方体に速結できる。

また、CCMの外部のプログラムの制御下で以下の変換が行なわれる。

物理的なM×Mの網目はDSTツリー構造に連結できる。DSTツリーの機は網目のどこの角にあってもよい。根が対角線の反対方向の角にあれば、2つのDSTが共存できる。

物理的なM×Mの網目は、O(M²)のシリコン上の面積内にM×Mの直交線ツリーに連結できる。本発明によれば、O[(log M)²)の要因により、面積が節約される。なお、Mは直交線ツリーの側辺の大きさである。

分割統合アルゴリズムは、O(M)という線形の計算量(計算ステップ数)の場合とO(log M)という対数形の計算量の場合とに分類される。M
/log Mの節約が本発明により得られる。これについても既に実施例の説明で述べられている。

画像から記号への変換(中間レベル処理)操作

物理的なM×M網目は、各々がMのリーフを有するM行ツリーに連結できる。

物理的なM×M網目は、各々がMのリーフを有するM列ツリーに連結できる。

物理的なM×M網目は、M×M直交ツリーに速 結できる。

物理的なM×M網目は、各々がMのリーフを有するM逆行ツリーに連結できる。

物理的なM×M期目は、各々がMのリーフを有するM逆列ツリーに連結できる。

物理的なM×M網目は、各々がMのPEを有するM行パスに連結できる。

物理的なM×M網目は、各々がMのPEを有するM列バスに連結できる。

物理的なM×M期目は、M×Mのベースを有し 縮小率K(Kは2の累聚数)のピラミッドに連結 できる。

物理的なM×M網目は、M×Mのベースを有し 縮小率K (Kは2の累象数) の逆ピラミッドに連 結できる。

は多形期目内部で行なわれ、I/O量は非常に減小される。非常に多くの場合、6桁程度の減小が 図られる。

記号表現から画像表現への変換が上述のパターンにより行なわれて画像に関する処理が大規模に並列的に行なわれ得ることになる。そのような構成を記号処理の範囲の網目に拡張してもよい。

網目は次のような機能を有する。

- (a) 画像処理を行う。
- (b) 画像データを記号データに変換する。
- (c) 記号データを画像データに変換する。
- (d) 記号データ処理をその両像データ等価物において行う。

本 雅明によれば、 $M \times M$ 棚目内で O (log M) ステップにて、各 画 素 (x, y) に対し並列に、 $A \cdot x + B \cdot y + C$ の計算ができる (A, B, C) は定数とする。)

本 発明によれば、各 画 素 (x, y) が (a) ライン上か、(b) ラインの右側か、(c) ラインの左側かの 切出を O (log M) 計算ステップ数で行うこと

特開昭63-64178(23)

ができる。

* * 1 ·

本発明によれば、各画素(x、y)が2つの平行線で形成されるバンドの内側か外側かの検出を並列的に行うことができる。

本発明によれば、各画素(x、y)が多角形の 内側か外側かの検出を並列的に行うことができる。

本発明は、レジスタ 2、シフトレジスタ S R 2、及びフラグレジスタ F 3 を C C M に付加することにより、3 次元網目(物理的立方体)に形成して、1 2 のパターンのより高次元の拡張を果すことができる。

3 次元(3 D) 画像素子はボクセル(voxel)である。ボクセルは函稜のみを有するピクセル(西素)と類似している。本発明は 3 次元に拡張して各ボクセル(x.y、z)が(a) 2 つの平行平面で形成される領域、(b) 多角形体内に存るか否か、あるいは(c) ボクセルがある平面上か、左か右かについての検出を並列で行うことができる。

本発明は多形という概念を物理的網目にCCM を通じて適用している。同様の概念及び機構を他

れ、それに応答して新しいパターンがフェッチあるいは計算される。

4. 図面の簡単な説明

第1回は本発明で用いられる複数の多形網目処理要素を有する網目組織から成る画像処理装置を示すブロック図、

第2回は前記多形網目処理要素の速結制御機構の切換機構を示すブロック図、

第3回は前記連結制御機構の構成を示すブロック図、

第4回は前記多形網目処理要素が枝分れ等のない一続きのひも状に連結された状態を示すプロック図、

第5回は前記多形網目処理要素が木構造状に連結された状態を示すプロック図。

第6回は前記多形綱目処理要素が前記以外の木構造に連結された状態を示すブロック図、

第7回ないし第10回は本発明の多形網目処理 要素を用いた場合のチップ上面積の比較及び連絡 部の改良状態を示すプロック図、 の固定的な連結構造に適用することもできる。

多形網目により形成されるパターンは、ALUの出力を通じてF1及び/またはF2にロードされる値の内容により、データの性質に適するようにされる。

第11回は前記多形構員処理要素が逆木構造状 に連結された状態を示すブロック図、


第12回ないし第20図は各々前記多形網目処理要素の代理的な連結状態を示すプロック図、


第21回は前記多形網目処理変素の内部機構の 一例を示すブロックである。


1 ····アレイ、2 ····基本演算器、3 ····ホストコンピュータ、6 ···· A L U、7 ·······メモリ、8 ···· 連結制御機構(C C M)、9 ····バス、10 ····マトリックス(交線スイッチ)、11 ····入力線。

出願人 インターナショナル・ビジネス・マシーンズ・コーポレーション 代理人 弁理士 関 田 次 生 (外1名)

特開昭 63-64178 (24)










FIG. 7






FIG. 5












FIG. 6












FIG. 19

